STAGE : Vérification SoC/FPGA - SV/UVM vs. VUnit F/H

Description du sujet ELSYS Design participe actuellement à plusieurs projets de Vérification de moduleSystem On Chip (SoC) pour ses clients dans divers secteurs (Automobile, IoT, Aéronautique). Dans le cadre de l’évolution des pratiques de vérification, notre équipe Métier souhaite évaluer l’efficacité et la pertinence de différentes méthodologies de vérification, notamment SystemVerilog/UVM et VUnit (Vérification basée sur un environnement open-source en Python). Ce stage propose une étude com…